[판교 사옥] SoC Design Engineer (경력)

담당업무

• 회로 설계(RTL Design) / ASIC Design Engineer

• 설계된 회로 합성

• 설계된 회로 분석(CDC, STA 등)

• 테스트를 위한 설계(DFT – Design For Testability)

• 테스트 벡터 생성

• 다양한 차량용 응용 프로세서 설계에 필요한 실무

자격요건

• 디지털 시스템에 대한 이해

• Verilog HDL(필수)

• 이외 다른 HDL(Hardware Description Language)은 옵션

• C 언어(Embedded Processor 용 간단한 코드 개발 가능한 수준)

• 관련분야 학사학위 이상

우대사항

• Python 등의 Script Language 활용 가능

• SystemVerilog, System-C 등의 언어 활용 가능

근무환경

• 정규직

• 주 5일(월~금)

• 텔레칩스 판교사옥

참고사항

• 전형은 포지션별로 다를 수 있음