Design Verification Engineer II

담당업무

• 커스텀 IP/block 또는 IP 서브시스템 통합의 설계 검증 담당

• 파트너 팀과 설계 내용을 파악하고 검증 전략 및 테스트 계획 수립

• UVM 기반 또는 Formal 검증 환경 개발

• 시뮬레이션 실행 및 디버깅을 통한 품질 개선

• 랜덤 자극 및 커버리지 기반 기법 적용, 버그 탐색과 테스트 계획 목표 달성

• 검증 방법론 및 도구 개선을 통한 검증 효율화

• 생성형 AI 솔루션을 검증 업무에 적용

• 전문 영역 코칭 및 멘토링

필요 역량

• 전기공학, 컴퓨터공학, 컴퓨터과학 또는 관련 분야 지식

• 기술 엔지니어링 경험

• Microsoft Cloud Background Check 통과

• 수출 통제 대상 정보 접근을 위한 시민권 또는 미국 거주 자격 확인

• 고객 중심, 적응력, 협업, 성장 마인드셋, 결과 지향, 영향력, 판단력, 다양성과 포용성

우대사항

• 2년 이상의 pre-silicon 서브시스템 또는 IP/block 수준 검증 경험

• Fabric interconnects, coherency, CHI, AXI, AMBA, virtualization, security, interrupts, PCIe, CXL, protocol bridges 등 복합 IP·서브시스템 이해

• IP 정의부터 silicon까지의 검증 과정 이해

• IP/block 또는 서브시스템 수준 테스트 계획 작성 경험

• 테스트 개발, 실패 디버깅 및 커버리지 sign-off 경험

• UVM, SystemVerilog Test Bench를 활용한 테스트벤치·체커·자극 생성·유지·통합 경험

• Python 기반 후처리 검사 경험

• Python 등 산업 표준 언어를 활용한 스크립트·소프트웨어 작성 역량

• 일상 업무에 생성형 AI를 적용한 경험

보상

• 미국 일반 근무지 기준 연봉 USD 102,100~202,200

• 샌프란시스코 베이 지역 및 뉴욕시 대도시권 기준 연봉 USD 133,800~219,200

• 일부 직무의 복리후생 및 추가 보상 가능

마감기한

채용시 마감