Senior Design Verification Engineer

담당업무

• 복잡한 설계 IP의 검증 계획 수립 및 아키텍처·설계 엔지니어와 테스트 시나리오 정의

• SystemVerilog와 UVM 기반 제약 랜덤 검증 환경 생성·고도화

• SVA와 형식 검증 도구를 활용한 설계 검증

• UVM 또는 C/C++ 기반 테스트 개발

• 테스트 실패 분석 및 디버깅, 기능적으로 정확한 설계 구현 지원

• 자극과 코너 케이스의 기능 커버리지 정의 및 테이프아웃 요건 충족을 위한 커버리지 클로징

• Architecture, Design, Verification, FW 등 크로스펑셔널 팀과 제품 개발 협업

• 칩 브링업 및 타 팀 지원을 위한 테스트 펌웨어 작성

• 새로운 방법론과 도구를 통한 검증 효율 개선

• 아키텍처부터 설계 동결까지 검증 리딩 및 VIP 통합

자격요건

• Electrical Engineering, Computer Engineering, Computer Science 또는 관련 분야의 기술 엔지니어링 경험

• Microsoft Cloud Background Check 통과

• 수출 통제 대상 정보 접근을 위한 시민권 또는 미국 거주 신분 확인

• 복잡한 IP·SoC·서브시스템의 프리실리콘 검증 경험

• SV-UVM/C 기반 IP·SoC 테스트 생성 및 디버깅 경험

• 검증 원칙, 테스트벤치, 자극 생성에 대한 심층 지식

• Python, Ruby 또는 Perl 등 스크립팅 언어 이해

• 형식 검증 방법 사용 경험

• AI 도구를 활용한 생산성 향상 경험

• 설계 아키텍처부터 동결까지 검증을 리딩한 경험

• VIP 통합 및 벤더 지원 협업 경험

보상

• 미국 기본급 연봉 USD 119,800~234,700

• San Francisco Bay Area 적용 기본급 연봉 USD 160,200~261,000

• 일부 직무의 복리후생 및 기타 보상 대상 가능

마감기한

채용시 마감