Physical Implementation Engineer

담당업무

• 합성 및 SDC 생성·클린

• DFT 구현, SCAN 삽입, ATPG 및 Scan Simulation

• Tessent MBIST, JTAG, IJTAG 기반 BIST/BIRA 삽입 및 시뮬레이션

• Spyglass LINT, SDC, DFT 및 LDRC 검증

• Logic Synthesis 수행 및 Formality·Conformal Equivalence Check

• STA 및 Timing Closure, cross-talk·noise·setup·hold 수정

• UPF 생성, 저전력 규칙 검증, Multi-voltage·Power-gating·Clock-gating 설계

• Vectored·Vectorless Power Analysis

• Implementation 자동화 플랫폼 개발

• VCS·NC-verilog·Verdi 기반 시뮬레이터 및 디버거 활용

• SoC/ASIC 설계 플로우 기반 Hierarchical Implementation 수행

자격요건

• Shell, Tcl, Perl, Python 등 스크립팅 역량

• Git, CVS, ClearCase, Perforce 등 버전 관리 시스템 활용

• AMBA, NoC 등 Bus protocol 이해

• 비즈니스 영문 이메일·문서 읽기 및 작성 역량

우대사항

• DFT 전문성

• Top level DFT Architecture 설계 경험

• Top/Block level HPDF DFT 경험

• ATE Vector setup 및 Yield 개선 경험

• Tessent 기반 IJTAG(IEEE1687) 경험

• Hierarchical implementation Flow 경험

• SEC 14nm 이하 공정 경험

• ARM Cortex Series·RISC-V 등 1.0GHz 이상 CPU Hardening 경험

• DVFS implementation 경험

• LPDDR4 PHY·PCIe PHY·Ethernet PHY·SerDes PHY 등 HSI IP Hardening 경험

• 설계 자동화 플랫폼 개발 경험

• High-frequency Bus 구현 경험

복리후생

• 종합건강검진

• 유급병가 지원

• 단체상해보험 지원

• 경조사 지원

• 명절선물

• 생일선물

• 중식 제공

• 사내 스낵바 운영

• 도서 구매 지원

• 사내 도서관

• 주차 지원

전형절차

1. 서류전형

2. 팀별면접

3. 임원면접

4. 최종합격

근무환경

• 유연근무제

마감기한

2026년 9월 30일 08:59까지