RTL Design Engineer

담당업무

• 블록 수준 RTL IP 및 마이크로프로세서 서브시스템 사양·마이크로아키텍처·RTL 구현과 설계 방법론 및 인프라 개발

• AI 기반 방법론, C-DPI 테스트, 검증 테스트벤치와 회귀 환경을 활용한 RTL 설계·디버깅 및 기능·커버리지 완결

• 회귀 실패 분석, 시뮬레이션 디버깅, 커버리지 평가 및 린트·타이밍·DFT·DFP 등 설계 품질 사인오프 협업

• 기능 사양 검토, 테스트 계획 수립, 테스트벤치 아키텍처 및 설계 검증 용이성 개선에 기여

• SoC 통합·검증, 에뮬레이션 및 실리콘 검증 팀과 서브시스템·SoC 통합 문제 해결

• 경험 수준에 따른 IP 아키텍처·RTL 설계 방법론의 기술 리더십과 주요 문제 해결

우대 경험

• CPU 및 임베디드 마이크로프로세서 서브시스템 아키텍처와 데이터패스 중심 가속기 마이크로아키텍처 이해

• Verilog, SystemVerilog 및 Python, Tcl, Perl, Ruby, Make 활용 능력

• 전통적·AI 기반 RTL 설계와 검증 방법론, C-DPI 기반 검증 기법 지식

• AXI, AHB, AMBA 등 표준 버스 및 인터페이스 프로토콜 이해

• 시뮬레이션, 디버그, 린팅, 합성, 타이밍 분석 및 전력 인지 검증을 포함한 ASIC 개발 도구와 흐름 경험

• 보안, 프로세서 서브시스템, 가속기 관련 전문성 및 시니어 후보자의 기술 리더십

지원 안내

• 비자 스폰서십 미지원

• 지원자 선별 과정에서 인공지능을 활용할 수 있음

마감기한

상시채용