Design Verification Engineer

담당업무

• 차세대 아날로그 및 혼합신호 IC의 설계 검증 전략 수립

• 설계팀·시스템팀과 협업하여 상세 검증 계획 개발

• RTL 및 게이트 레벨에서 칩 전체 테스트벤치, 테스트, 시뮬레이션 개발

• 커버리지 회귀 테스트 실행 및 목표 커버리지 달성

• 검증 현황·이슈·우려사항 추적 및 공유

• 회귀 테스트 케이스 제출을 위한 도구 활용 및 스크립트 개발

• 설계 검증 전략·도구·방법론·플로우의 품질 및 효율성 개선

자격요건

• 설계 검증 또는 관련 직무 경험

• 시뮬레이션, 어서션, 커버리지 기반 검증 등 기능 검증 방법론 경험

• SystemVerilog 및 UVM 기반 테스트벤치 개발 역량

• 혼합신호 검증 경험

• SystemVerilog 실수형 모델 경험

• Cadence Xcelium, Synopsys VCS 또는 동등한 RTL 시뮬레이션 도구 사용 경험

• 게이트 레벨 시뮬레이션 및 타이밍 인지 검증 플로우 경험

• Python, Tcl 또는 Perl을 활용한 회귀 테스트 자동화 및 검증 플로우 개발 역량

• 주요 이해관계자와의 관계 구축 및 내부·외부 협업 역량

• 구두·서면 커뮤니케이션, 대인관계, 분석 및 문제해결 역량

• 다양한 기능 조직과의 팀 협업 및 주도적 업무 추진 역량

보상과 복리후생

• 경쟁력 있는 급여 및 복리후생 제공

• 직원과 가족의 생활 및 웰빙을 고려한 국가별 복리후생 제공

접수방법

해당 직무에 관심이 있는 지원자는 채용 공고의 지원 절차를 통해 지원서 제출

기타사항

• 인종, 종교, 장애, 출신 국가, 성별, 성 정체성, 연령, 성적 지향, 결혼 여부, 보훈 대상 여부 등과 관계없이 동등한 고용 기회 제공

• 시민권·이민 신분·출신 국가를 근거로 채용 결정을 하지 않음

• 수출 통제 또는 정보 접근 제한으로 수출 허가가 필요한 경우 별도 직무 제안 또는 채용 진행 중단 가능

마감기한

상시채용