Senior Manager - Analog Design

담당업무

• LPDDR PHY의 회로 아키텍처 정의 및 저전력·면적 효율 회로 설계

• 고속 데이터 경로 사양과 calibration·equalization 알고리즘 정의

• PHY 링크 수준 통계 성능 시뮬레이션 모델 개발 및 설계 최적화

• Analog, Digital, Firmware, Design Verification 팀과 협업하여 PHY 아키텍처 및 기능 검증

• 고객 및 이해관계자 대상 실행 과제와 산출물 관리

• 마이크로아키텍처와 알고리즘 문서화

• 회로 개발·검증을 위한 Analog, Digital, Firmware, Verification 팀 가이드

• 개발 효율성과 실행 품질을 높이는 개발 플로우 정의 참여

자격요건

• 분석적 사고와 문제 해결 및 리스크 완화 역량

• 효과적인 커뮤니케이션과 팀 중심의 협업 태도

• 고속 회로 설계의 equalization·calibration·clocking 기법 이해

• PHY 모델링을 위한 Matlab/Simulink 및 Verilog/AMS 활용 지식

• I/O 및 시스템 통합, signaling·equalization, signal integrity·power integrity 이해

• 커스텀 회로 구현을 지원하는 RTL 또는 Firmware 코드 분석 역량

• 비자 스폰서십 미제공

우대사항

• 다수 PHY 설계를 성공적으로 이끌고 양호한 실리콘 결과를 만든 경험

• 고속 I/O의 회로 아키텍처 및 모델링 경험

• 여러 IP를 설계부터 양산까지 이끈 팀 관리 경험

• Link Training, DFE training, Transmit Equalization 관련 경험

근무환경

• 하이브리드 근무

마감기한

상시채용