Senior Engineer, Physical Design Engineering (ASIC)

담당업무

• 복잡한 디지털 블록 및 서브시스템의 ASIC/SoC 물리 설계 구현

• Floorplanning, placement, clock tree synthesis, routing 및 physical optimization

• Timing closure, congestion analysis, power optimization, area improvement

• DRC, LVS, ERC 및 신뢰성 검증

• 물리 설계 제약조건, 스크립트 및 설계 플로우 개선

• RTL, STA, DFT, library, package 팀과 설계·구현 이슈 해결

• 블록 및 톱레벨 통합, 인터페이스 계획, 타이밍 제약조건 정렬

• Timing, signal integrity, power 및 physical implementation 이슈 분석·디버깅

• 물리 설계 방법론 및 실행 모범사례 개선

• 설계 리뷰 참여 및 구현 트레이드오프·위험·준비상태에 대한 기술 의견 제시

• 설계 구현, 제약조건, 플로우 및 signoff 상태 문서화

• 주니어 엔지니어 멘토링 및 도구 사용·디버깅 지원

• Tapeout 계획 및 실행 지원

자격요건

• ASIC/SoC 개발 물리 설계 및 tapeout 완료 경험

• Floorplanning, place-and-route, clock tree synthesis, timing closure, physical verification 전문성

• Timing analysis, constraints, signal integrity, power optimization 및 물리 설계 트레이드오프 이해

• Cadence 기반 업계 표준 물리 설계·signoff 도구 경험

• TCL, Python 또는 유사 언어를 활용한 스크립팅 경험

• RTL, STA, DFT, design verification, package 또는 product engineering 팀과의 협업 경험

• Backend 구현 이슈에 대한 문제 해결 및 디버깅 역량

• 명확한 커뮤니케이션 및 기술 문서 작성 역량

• 복잡한 블록 또는 주요 구현 업무를 독립적으로 추진하는 역량

우대사항

• Advanced-node 구현 경험

• 저전력 설계 방법론 경험

• Mixed-signal 통합 및 톱레벨 구현 이슈 이해

• Backend flow, 자동화 또는 방법론 개선 경험

• 멘토링 또는 프로젝트 기술 리더십 경험

보상과 복리후생

• 예상 임금 범위 $116,960~$160,820

• 개인 및 회사 요인에 따른 재량 성과급

• 의료·안과·치과 보험

• 401k

• 유급휴가

• 공휴일

• 병가

근무환경

• 필요 시 기술 데이터 접근을 위한 수출 허가 검토

• 출장 약 10%

• 1st Shift/Days 근무

마감기한

상시채용