SOC DFT Engineer

담당업무

• Automotive SoC 내부 logic 및 embedded SRAM용 test·repair logic 생성·삽입·검증

• IP·block·full-chip DFT 구조 최적화 및 검증

• Si bring-up과 양산 ATE 벡터 생성·검증

• 고신뢰성 기능 구현을 위한 테스트 H/W 로직 개발·구현

자격요건

• Synopsys, Siemens, Cadence EDA tool 기반 ASIC Front-End·DFT 구현 경험

• RTL2GDS flow 전반에 대한 이해와 실무 경험

• Testability, Scan, MBIST, LBIST 등 DFT 기술 이해

• 해외여행에 결격 사유가 없는 자

우대사항

• SoC 제품 full-chip DFT 구현, sign-off, TO 경험

• SoC 제품 DFT Si bring-up 및 diagnosis 경험

• Full-chip flatten, HPDF Synthesis, DFT, STA 실무 능력

• Foundation-IP, PHY/AMS IP integration 경험

• Automotive SoC 또는 NPU accelerator 과제 경험

보상 및 복리후생

• 연봉 협의

• 스톡옵션

• 성과급

• 경조금

• 아침·점심·저녁 식사 제공

• 건강검진 프로그램

• 한국인 임직원 영어 수업 및 외국인 임직원 한국어 수업

• 영어회화 앱 이용 비용 지원

• 음료·간식 제공

전형절차

1. 서류 심사 및 전화 스크리닝

2. 1차 대면 면접: 인성 면접, 직무 면접, 본인 소개 발표, 팀 면접

3. 2차 면접: 화상 또는 대면 선택

4. 결과 발표 및 입사 서류 안내

5. 입사 OT

근무환경

• 07~10시 유연한 시차 출근제

• 매월 마지막 금요일 12시 퇴근 가능한 패밀리 Day

• 1시간 단위 연차 운영

• 건물 내 Gym 이용

• 멘토·멘티 운영

• 듀얼 모니터 및 HPC 서버 제공

마감기한

2026년 9월 20일 23:59까지