Principal Silicon Design Verification Engineer

담당업무

• PCIe IP의 블록·클러스터·풀칩 기능 검증

• UVM/C 테스트벤치 및 Verification IP 활용

• 기능 검증을 위한 테스트 계획 수립 및 단위 테스트 작성

• 회귀 테스트 스위트 생성·관리

• 검증 실패 디버깅 및 해결 추진

• 방법론과 도구 개선을 통한 검증 효율화

자격요건

• 전기공학·컴퓨터공학·컴퓨터과학 또는 관련 분야의 박사학위와 기술 엔지니어링 경력 3년 이상, 또는 석사학위와 경력 6년 이상, 또는 학사학위와 경력 8년 이상, 또는 이에 준하는 경험

• Microsoft·고객사·정부 보안 심사 요건 충족

• Microsoft Cloud Background Check 통과 필요

우대사항

• PCIe Gen6·Gen7 및 NVMe·RDMA 등 관련 표준 프로토콜 검증 경험

• 클러스터·SoC·풀칩 수준 검증 경험

• PCIe 트랜잭션 계층 및 데이터 링크 계층 검증 경험

• Verilog·SystemVerilog 및 UVM 기반 테스트벤치 환경 숙련

• 컴퓨터 구조 및 디지털 설계 기초 이해

• UVM 테스트벤치 구축, 회귀 테스트 관리, 코드 커버리지·기능 커버리지 목표 달성 및 테이프아웃 경험

보상

• 미국 기본급 연 USD 142,800~274,800

• 샌프란시스코 베이 지역 및 뉴욕시 대도시권 기본급 연 USD 188,000~304,200

• 일부 직무는 복리후생 및 추가 보상 대상

전형절차

• 지원서는 포지션이 충원될 때까지 지속 접수

• 채용 후 및 전환 후 2년마다 Microsoft Cloud Background Check 진행

근무환경

• 고객 중심, 적응력, 협업, 성장 마인드셋, 결과 추진, 영향력 발휘, 판단력, 다양성과 포용을 중시하는 업무 가치

마감기한

채용시 마감