[판교 사옥] SoC Design Engineer (석사/박사 신입)

담당업무

• 회로의 설계(RTL Design)

• ASIC Design Engineer

• 설계된 회로의 합성

• 설계된 회로의 분석(CDC, STA)

• 테스트를 위한 설계(DFT Design For Testability)

• 테스트 벡터 생성

• 다양한 차량용 응용 프로세서 설계에 필요한 실무

자격요건

• 디지털 시스템 이해

• Verilog HDL 필수

• 다른 HDL은 옵션

• C 언어 Embedded Processor 용 간단한 코드 개발 가능 수준

• 관련 분야 석사 학위 이상

우대사항

• Python 등 Script Language 활용 가능

• SystemVerilog 활용 가능

• System-C 활용 가능

근무환경

• 정규직

• 주 5일(월~금)

전형절차

1. 서류전형

2. 과제 여부

3. 인터뷰

4. 최종합격

5. Reference Check 가능 여부에 따른 추가 전형 여부

참고사항

• 입사지원 서류에 허위사실 발견 시 채용확정 이후에도 취소될 수 있음

• 관련법령 및 내부규정에 따라 취업보호대상자(장애인 등) 및 국가보훈 대상자 우대