Sr. Staff Physical Design Engineer

담당업무

• 차세대 AI 데이터센터 칩용 복잡한 그래픽 IP 블록 물리설계 및 성능·전력·면적 목표 달성

• RTL 설계팀과 주파수 병목, 로직 및 타이밍 이슈 해결

• Floorplanning, power planning, synthesis, placement, clock tree synthesis, routing, extraction, timing closure, physical verification 수행

• DRC/LVS 검증, crosstalk 분석, EM/IR 분석 및 최종 설계 signoff

• 대규모 IP 통합과 설계 품질 검사를 위한 물리설계 방법론 및 자동화 설계 흐름 개선

• 타이밍·전력·면적 및 설계 주기 효율 최적화

• 물리설계 실행 개선을 위한 스크립트와 자동화 설계 흐름 개발

• 설계 종료 과정의 기술 리딩 및 엔지니어 멘토링

• 분산된 엔지니어링 팀과 협업해 기술 요건에 맞춘 프로젝트 납품

우대사항

• 고성능 반도체 물리설계, timing closure 및 physical signoff 경험

• 고속 데이터패스·제어 로직 RTL 블록의 synthesis 및 timing-driven place and route 경험

• Floorplanning, clock tree synthesis, clock·power gating, scan stitching, routing, extraction, physical verification 경험

• Synopsys ICC2, ICC, Fusion Compiler, PrimeTime, StarRC, Mentor Graphics Calibre, Apache RedHawk, Cadence Innovus·Genus 사용 경험

• 설계 방법론 수립, IP 통합, logic-equivalence 검사 및 대규모 IP의 물리·타이밍·전기적 품질 검증 경험

• N2P 이하 첨단 공정 경험

• Python 및 TCL 기반 설계 흐름 개발·자동화 역량

• 설계 종료 과정의 엔지니어 리딩 및 기술 멘토링 경험

• RTL 설계, 로직 수준 최적화, 컴퓨터 조직·구조 지식

• 성능·전력·면적 최적화를 위한 AI 기법 적용 또는 개발 경험

채용 안내

지원자 심사·평가·선발에 인공지능을 활용할 수 있음

마감기한

상시채용