Senior Engineer Digital Verification and Methodology

담당업무

• 요구사항을 검증 계획과 테스트 시나리오, 체커, 어서션, 커버리지 목표로 구체화

• SystemVerilog 및 UVM 검증 환경, 재사용 가능한 구성요소와 검증 IP 개발·유지

• 디지털 모듈의 제약 랜덤 및 지정 검증 수행, 회귀 테스트와 커버리지 분석

• 프로젝트 전반에 재사용 가능한 검증 방법론, 자동화 및 워크플로 표준 개발·적용·유지

• 방법론 역량의 요구사항 정의, 구현, 문서화, 사용자 지원 및 지속 개선 주도

• 검증 계획, 테스트 생성, 디버그, 커버리지 분석 및 워크플로 자동화에 AI 기반 방법론 적용·평가

• 컨셉·설계·애플리케이션 엔지니어링 팀 및 내부 고객과 협업해 기술 위험을 알리고 검증 범위를 완료까지 추진

필요 역량

• 디지털 회로 이론 및 SystemVerilog 등 하드웨어 기술 언어에 대한 탄탄한 지식

• SystemVerilog와 UVM 기반 디지털 IC 검증 실무 경험

• 제약 랜덤 및 커버리지 기반 검증, 회귀 테스트와 디버그 경험

• C, Python 또는 Perl 프로그래밍·스크립팅 역량과 Linux 활용 능력

• 독립적으로 업무를 수행하고 여러 팀과 협업하는 능력

• 명확한 커뮤니케이션 역량 및 영어 작문·회화 능숙도

• 미국 수출통제 대상 문서에 접근하는 직무로, 미국 시민권·영주권 또는 관련 법률상 보호 대상자 자격 증빙 필요

• 채용 조건으로 적격한 미국 내 취업 자격 증빙, 추천인 확인, 신원조회 및 약물검사 통과, 온보딩 서류 서명

우대사항

• 정형 검증, SystemVerilog 어서션, 펌웨어 기반 검증 또는 게이트 수준 시뮬레이션 경험

• 마이크로컨트롤러 기반 IC, 안전·보안 요구사항 또는 복잡한 프로토콜에 대한 지식

• 공유 방법론 개선·관리, 사용자 지원, 기술 기여자 조정 또는 AI 기반 엔지니어링 적용 경험

보상

• 연봉 범위 US$77,360~US$116,040

• 직원 대상 인센티브 플랜 참여 자격

근무환경

• 여러 분야의 팀과 협업하는 검증 방법론 조직

• 신뢰, 개방성, 존중 및 기회 균등을 중시하는 조직 문화

• 면접 과정에서 편의 지원이 필요한 경우 채용 담당자에게 요청 가능

마감기한

상시채용