Senior Digital Design Engineer

담당업무

• 최신 공정 기술 기반 고속 혼합신호 통신 회로 설계 참여

• 아날로그 회로와 연결되는 고성능 디지털 회로 설계

• 고속 통신 칩의 RTL 코딩, 시뮬레이션, 합성, 타이밍 클로저, 검증, 평가 및 디버깅

• 회로 수준 및 동작 모델 수준에서 칩 동작 확인

• 테스트 방법과 사양서 작성

• 애플리케이션 정보, 데이터시트 및 데모 보드 자료 준비 지원

• 여러 기술과 접근법을 검토해 복잡한 문제 해결

• 독립적인 여러 업무를 계획하고 적시에 완료

• 아날로그·디지털 설계 엔지니어와 문제 해결 및 정보 공유

• 작업 그룹 참여, 아이디어 제안 및 협업

자격요건

• 디지털 로직 설계에 대한 충분한 이해

• Verilog 언어 및 시뮬레이터 사용 경험

• 아날로그 기능에 대한 이해 및 아날로그 IC 설계 방법 경험

• 체계적인 문제 해결 능력

우대사항

• System Verilog 경험

• 분석 및 문제 해결 능력

• 구두·문서 의사소통 능력

• 다른 기능 조직과의 협업 능력

• 기한 내 프로젝트 완료를 위한 시간 관리 능력

• 영향력 있는 관계 형성 능력

• 빠르게 변화하는 환경에서의 업무 적응력

• 주도적으로 업무를 추진하고 성과를 내는 능력

보상 및 복리후생

• 경쟁력 있는 보상 및 직원과 가족을 위한 복리후생 제공

지원방법

해당 채용 공고에 지원서 제출

지원 안내

• 시민권, 이민 신분 또는 출신 국가를 근거로 채용 결정을 하지 않음

• 법률상 정보 접근 또는 수출통제 제한으로 업무 수행에 수출 허가가 필요하고 해당 허가를 받을 수 없는 경우, 다른 직무를 제안하거나 채용 절차를 진행하지 않을 수 있음

마감기한

2026년 10월 29일 14:00까지