Senior Staff Engineer

담당업무

• 복잡한 SoC의 DFT 아키텍처 및 방법론 개발·구현

• Design, Verification, Backend 팀과 협업해 칩 설계 흐름에 DFT 기능 통합

• 테스트 전략 수립·실행·검증 및 고장 커버리지 확보

• Scan insertion, DRC 분석 및 DFT 이슈 해결

• ATPG, MBIST, IJTAG 구현·검증·sign-off

• IP·서브시스템·SoC 수준의 테스트 커버리지 분석 및 최적화

• 실리콘 bring-up, 특성화 및 디버그 지원

• DFT 흐름 효율화와 확장성을 위한 자동화 스크립트 개발·유지

자격요건 및 필요 역량

• DFT 및 ASIC/SoC 설계·구현 실무 경험

• 디지털 설계 기초, RTL 설계 개념, 시뮬레이션 방법론 및 테스트 아키텍처 이해

• Scan Architecture, Scan Insertion, DFT DRC closure, Boundary Scan(JTAG) 구현·검증·디버그 역량

• ATPG 생성, 고장 커버리지 분석, MBIST 삽입·검증·디버그 경험

• IJTAG 통합·검증·sign-off 경험

• Siemens Tessent, Synopsys TetraMAX, Cadence Genus 사용 경험

• Siemens Questa, Cadence Xcelium 등 시뮬레이션·검증 도구 지식

• Verilog/VHDL 및 Perl, TCL, Python 스크립팅 역량

• 복잡한 설계·테스트 문제 해결을 위한 분석 및 디버깅 역량

• Design, Verification, Physical Design, Test Engineering 조직과의 협업·커뮤니케이션 역량

근무환경

• 다양성과 포용을 지향하는 근무환경

• 신뢰, 개방성, 존중 및 균등한 기회를 바탕으로 한 조직

• 기술과 경험을 기반으로 한 채용 의사결정

마감기한

상시채용