SoC Design Engineer ( 경력 )

담당업무

• 회로 설계(RTL Design) / ASIC Design Engineer

• 설계된 회로의 합성

• 설계된 회로의 분석(CDC, STA 등)

• 테스트를 위한 설계(DFT - Design For Testability)

• 테스트 벡터 생성

• 이외에 각종 차량용 응용 프로세서 설계에 필요한 실무

자격요건

• 디지털 시스템 이해

• Verilog HDL 필수

• 다른 HDL은 옵션

• C 언어 임베디드 프로세서용 간단한 코드 개발 가능한 수준

우대사항

• Python 등 스크립트 언어 활용 가능

• SystemVerilog, SystemC 언어 활용 가능

근무환경

• 정규직

• 주 5일(월~금)

• 판교 사옥 근무(주소 불포함)

전형절차

1. 서류전형

2. 과제 또는 추가 전형 여부 고지

3. 면접 1차

4. 면접 2차

5. 최종합격

수습기간 및 채용확정

• 수습 기간 3개월

• 수습 기간 중 처우 및 근로 조건은 정규직과 동일

• 수습 종료 시 업무 평가 결과에 따라 정규 채용 확정 여부 결정

마감기한

상시채용