Engineer / Senior Engineer Digital Design

담당업무

• 센서 및 혼합신호 IP용 RTL 설계 코딩과 디지털 회로 검증

• RTL 설계 및 동작 모델 코딩, 로직 합성, 정적 타이밍 분석, LEC·SpyGlass 구조 검사

• Scan 삽입, ATPG 및 전력 분석 등 DFT·전력 무결성 관련 업무

• 물리 설계 담당자와 타이밍 클로저 및 필요 시 ECO 수정 진행

• 검증 엔지니어의 검증 테스트 항목 정의 지원

• IP 뷰 생성 담당자와 IP 뷰의 정확성 확인

자격요건

• Cadence, Synopsys 등 EDA 도구 지식

• SystemVerilog 및/또는 Verilog·VHDL을 활용한 RTL 설계·검증 역량

• LEC, SpyGlass, 합성 제약조건 정의, ATPG, PrimeTime 분석 등 디지털 설계 흐름에 대한 이해

• IP 개발 흐름, 칩 통합, 타이밍 분석 및 테스트 가능성에 대한 이해

• 영어 의사소통 및 이해관계자와의 협업 역량

• 분석력과 문제 해결 능력

우대사항

• ADC, PMU, 오실레이터, 온도 센서 등 혼합신호 IP 지식

마감기한

상시채용