Verification Engineer

담당업무

• UVM 기반 검증 환경 구축 및 테스트 아키텍처 설계

• 인터커넥트·프로토콜 기능 검증 및 시나리오 정의

• Coverage 기반 검증 전략 수립 및 품질 확보

• 검증 결과 분석 및 디버깅을 통한 설계 개선 지원

• 설계 부서 협업을 통한 검증 품질 향상 및 결과 문서화

자격요건

• SystemVerilog/UVM 기반 검증 경험

• 디지털 설계 또는 프로토콜 이해

• 디버깅 및 문제 분석 경험

• Verification 관련 실무 역량

• 전기전자·컴퓨터공학 등 관련 분야 역량 또는 이에 준하는 능력

우대사항

• SoC/IP 검증 경험

• Assertion/Formal Verification 경험

• Python/C++ 기반 테스트 개발 경험

• Emulation/FPGA 검증 경험

• 인터커넥트 프로토콜 검증 경험

전형절차

1. 지원서 검토

2. 직무 인터뷰

3. 심층 인터뷰

4. 처우 협의

5. 최종 합격

접수방법

• 자유 형식의 입사지원서 제출

• 경력증명서 제출

• 지원자의 성함, 이메일 주소, 전화번호, 지원 공고명 명시

• 채용 안내 페이지 링크를 통한 지원

참고사항

• 제출 서류에 허위 사실이 확인될 경우 채용 취소 가능

• 전형 일정 및 절차는 직무와 상황에 따라 일부 조정 가능

• 입사 후 담당 업무는 조직 상황과 개인 역량에 따라 조정 가능

마감기한

상시채용