Principal Silicon Engineer

담당업무

• STA 실행 전반의 오너십 및 책임

• STA 방법론 개발·개선·업데이트

• 벤더와의 플로우 정렬, 툴 이슈 해결 및 STA 실행 신뢰성 개선

• 초기 설계 단계 STA 계획, 풀칩 리피터 계획, 타이밍 버짓, 제약조건 개발 및 초기 분석

• 프로젝트 단계별 STA 마일스톤 정의 및 추진

• STA 롤업, 분석·리포팅, ECO 생성 플로우 및 블록 개발 가이드

• 최종 테이프아웃 사인오프를 포함한 STA 수렴 및 클로저 추진

• 팀 간 경계 타이밍 이슈와 풀칩 STA 병목 식별·해결

• 플로어플랜 조정 가이드 및 타이밍·제약조건 이슈 대응

자격요건

• Synopsys 설계 도구 사용 경험: DC, ICC2/Fusion-Compiler, PrimeTime 등

• STA, 타이밍 제약조건, ECO 생성 및 STA 사인오프 절차에 대한 전문성

• TCL·Perl 스크립팅 및 플로우 자동화 역량

• 툴 디버깅 역량

• 설계 단계별 타이밍 클로저 체크리스트 개발·유지 역량

• STA 진행 상황 추적·보고 및 일정에 맞춘 STA 클로저 수행 역량

우대사항

• 10년 이상의 실무 physical design 경험 및 STA 실행·사인오프 집중 경험

• TSMC 5nm 이하 공정 테이프아웃 경험

채용 안내

• 지원 과정에서 종교적 편의 제공 및 장애에 따른 합리적 편의 제공 요청 가능

• 연령, 출신, 시민권, 성별, 장애, 인종, 종교 등과 관계없이 자격을 갖춘 지원자에게 동등한 기회 제공

마감기한

채용시 마감