Sr. Manager Physical Design Engineering

담당업무

• 복잡한 SoC·ASIC 프로그램의 full-chip 및 block-level Physical Design 실행 총괄

• Floorplanning, PNR, CTS, Timing Closure, Power Optimization, EMIR, Physical Verification signoff 추진

• 확장 가능한 PD 방법론, 설계 흐름, 자동화 및 모범 사례 정의·정착

• 기술 품질, 설계 준비 상태, 주요 이정표 기준 및 signoff 현황 검토

• 신규 공정 노드와 advanced packaging 기술 적용 추진

• 복수 SoC 프로그램의 일정·산출물·이정표 관리, tapeout 준비 상태 확보

• 기술 위험 식별 및 대응 계획 수립, 실행 병목 해결을 위한 프로그램 관리·엔지니어링 리더십 협업

• 경영진 대상 프로그램 현황, 위험, 복구 계획 및 자원 수요 보고

• 고성과 PD 조직 구축, 구성원 멘토링·육성·유지

• 채용 전략, 승계 계획, 조직 확장 및 역량 개발 추진

• 성과 검토, 경력 계획 및 성장 논의 진행

• RTL, Architecture, DFT, FCT, DV, Power, Packaging, Silicon Validation, Product Engineering 조직 및 외부 파트너와 협업

• PD 장기 로드맵과 역량 성장 계획 수립

• 자동화, AI 활용 업무 흐름 및 설계 흐름 개선을 통한 생산성 향상

• 차세대 제품·공정 기술·방법론을 위한 실행 전략 수립, 엔지니어링 검토 및 리더십 회의에서 조직 대표

필수 경험 및 역량

• 대규모 PNR 팀과 복잡한 tapeout을 이끈 경험

• Floorplanning, Place & Route, CTS, Timing Closure, Power Optimization, IR/EM 분석, Physical Verification 및 signoff 방법론에 대한 깊은 전문성

• 첨단 공정 노드에 대한 이해

• 다지역·분산 엔지니어링 팀을 이끈 경험

• 관리자와 기술 리드를 포함한 인력 관리 경험

• 경영진 커뮤니케이션 및 이해관계자 관리 역량

우대사항

• AI, 데이터센터, 자동차, GPU, CPU 또는 고성능 SoC 제품 경험

• 첨단 패키징 또는 3DIC 기술 전문성

• 방법론·자동화·설계 흐름 개발 추진 경험

• DFT, FCT, Power, Architecture 및 Silicon Validation 등 인접 분야에 대한 이해

지원 안내

• 지원자 평가 또는 선발 과정에서 인공지능을 활용할 수 있음

• 선발 전 과정에서 관련 법령에 따른 지원자 편의 제공

마감기한

상시채용