Senior DFT Engineer

담당업무

• SoC 아키텍처 및 테스트 요구사항 이해

• SCAN 파티션·압축·at-speed·IR·저전력 MBIST를 포함한 DFT 아키텍처 정의 및 최적화

• JTAG boundary scan 삽입 및 계층형 Scan의 블록·톱레벨 업무 수행

• SCAN 및 MBIST 삽입 플로우 개발·개선

• SCAN·MBIST 모드 타이밍 제약 작성 및 타이밍 위반 디버깅

• 다양한 고장 모델을 위한 ATPG 플로우 구현 및 테스트 패턴 생성

• SCAN·MBIST·BSCAN 패턴 시뮬레이션

• 아날로그 매크로 테스트 솔루션 개발

• ATE 패턴 bring-up 및 실패 분석

• 테스트 비용·수율 개선

• 최신 업계 관행에 맞춘 DFT 방법론 개선

• 개발 주기 전반의 physical design 팀 협업

• 신규 팀원의 DFT 플로우·방법론·실행 교육 및 지원

자격요건

• DFT 분야 실무 경험

• 아키텍처 단계부터 Scan 구현·시뮬레이션을 거쳐 제품 양산까지 수행한 경험

• Post-silicon 업무 수행 경험

• 글로벌 제품 개발 그룹 및 CAD 도구 팀과 협업할 수 있는 커뮤니케이션 역량

• Perl, Python, TCL 스크립팅 역량

• HDL 활용 능력

우대사항

• Tessent DFT 경험: SCAN, MBIST, LBIST, OCC, EDT, SSN, Boundary Scan

• Deep submicron 효과 및 UPF/CPF 기반 저전력 구현 경험

• Cadence 디지털 구현 도구 Genus, Tempus 사용 경험

• Timing closure 또는 physical design 경험

근무환경

• 제품 개발 및 CAD 도구 팀과의 글로벌 협업

• 업무상 출장 약 10%

• 1st Shift/Days 근무

마감기한

상시채용