Senior Staff Engineer

담당업무

• IoT 및 MCU 시장용 저전력 SoC의 합성 실행, 타이밍 클로저, 저전력 사인오프

• 대규모 계층 블록 및 풀칩 설계의 pre-DFT·post-DFT 합성 구현과 타이밍 수렴

• RTL-to-Netlist 및 Netlist-to-Netlist 단계의 저전력 Logic Equivalence Check 수행

• 합성·포스트레이아웃·최종 사인오프 단계의 UPF 기반 저전력 검증 및 사인오프

• 아키텍처·RTL·DFT 팀과 타이밍 가능성 및 성능 목표 검토, 설계 최적화

• Physical Design 및 STA 팀과 포스트레이아웃 타이밍 클로저와 설계 사인오프 협업

자격요건

• VLSI 설계 전공 학사 또는 석사

• 합성, Logic Equivalence Check, 저전력 사인오프 실무 경험

• UPF 기반 저전력 구현 및 복잡한 저전력 위반 디버깅 역량

• Shell, Perl, TCL 스크립팅 및 Make flow 활용 능력

• 40nm·28nm·22nm 공정과 관련 타이밍 클로저 과제 이해

• 문제 해결, 협업, 설계 클로저 추진 역량

우대사항

• 제약조건 개발 경험

• 사인오프 타이밍 분석 및 클로저 경험

근무환경

• 전문 분야에 대한 책임감과 결단력

• 체계적이고 꼼꼼한 업무 방식

• 새로운 과제에 도전하고 해결책을 실행하는 태도

• 효과적인 소통과 정보 공유

• 팀워크와 학습·탐구 의지

• 신뢰, 개방성, 존중과 평등한 기회를 중시하는 조직 문화

• 면접 과정에서 필요한 편의 제공 가능

마감기한

상시채용