ASIC Design Engineer, PCIe IP Enablement

담당업무

• PCIe 서브시스템 통합 및 SoC에 IP 배포

• 합성, 타이밍, 린트 및 CDC 클로저

• 테스트, 디버그, 클록 관련 설계 구현

• UPF 기반 전력 인지 설계 흐름 적용

• 설계 흐름 개발, 자동화 및 스크립팅

• IP 설계자, 물리 설계팀, SoC 리드와 협업

• 복잡한 기술 문제 분석 및 해결 방향 제시

• 여러 지역의 엔지니어 및 관리자와 기술·일정 논의

자격요건 및 필요 역량

• ASIC 하드웨어 설계 경험

• 아키텍처부터 테이프아웃까지 복잡한 디지털 IP·서브시스템을 종단 간 소유하고 수행한 경험

• RTL 및 Verilog HDL 기반 디지털 설계 이해

• 합성, 린트·CDC 도구, 등가성 검사 경험

• UPF·CPF 기반 전력 절감 기법과 전력 인지 설계 흐름 이해

• IP의 SoC 통합·구현 및 설계 흐름·버전 관리 시스템 경험

• 린트, CDC·RDC, 합성, LEC, STA를 포함한 RTL 품질 흐름 숙련

• 서브시스템 통합, 타일 흐름, 리피터, SRAM 생성, ECO 및 DFX·DFT·DFD 이해

• 문제 해결 및 디버깅 역량

• 정확성, 세부 사항에 대한 주의, 의사소통 역량

우대사항

• AI 지식과 기술·에이전트 개발을 위한 활용 경험

• 설계 개발 방향 수립 및 팀 엔지니어 멘토링 역량

지원 안내

• 비자 스폰서십 대상 직무 아님

• 지원자 평가 또는 선발 과정에서 인공지능을 활용할 수 있음

• 채용 및 선발 과정 전반에서 관련 법률에 따른 지원자 편의 제공

마감기한

상시채용