<h2>직무</h2><p>[대전]엣지 컴퓨팅 시스템 하드웨어 엔지니어</p><h2>포지션 상세</h2><p>우리는 인간의 눈으로 보기 힘든 정보들을 찾기 위해 우주로 나아갑니다.<br><br>인공위성의 눈에 해당하는 광학 탑재체 및 AI기반 위성 데이터 분석 솔루션 등 Global standard 이상의 기술력을 바탕으로 우주에서 획득한 다양한 정보들을 분석하여 다양한 니즈에 맞게 서비스를 제공하고 있습니다. 텔레픽스의 서비스는 국방, 농업, 자원, 해양 등 다방면에서 '우주 경제(Space Economy)'라는 새로운 가치를 창출해내고 있습니다. <br><br>텔레픽스는 위성 광학 페이로드 기술의 선두주자로, 우주에서의 데이터 수집 및 분석을 위한 최첨단 솔루션을 제작하고 있습니다. 위성의 온보드 데이터 처리 장치를 통해 위성 페이로드의 기능을 향상 시키는데 중점을 두고 있습니다.</p><h2>주요업무</h2><p>• FPGA 기반 통신 드라이버 및 하드웨어 인터페이스 설계 (Verilog/VHDL 기반)<br>• 신호 처리 및 연산 최적화를 위한 HLS(High-Level Synthesis) 활용<br>• FPGA-CPU 연동을 위한 인터페이스 설계<br>• 하드웨어 및 시스템 검증을 위한 프로토타입 개발 및 실 제품화 연계<br>• 회로 설계 및 검토, 하드웨어·소프트웨어 검증 시스템 개발</p><h2>자격요건</h2><p>• 전자공학, 컴퓨터공학 또는 관련 분야의 학사 학위 이상<br>• FPGA RTL(Verilog/VHDL) 설계 및 디지털 회로 설계 경험<br>• 통신 인터페이스(FPGA-CPU) 및 하드웨어 가속기 관련 경험<br>• HLS(SystemC, C++) 설계 경험 (우대)<br>• 회로 설계 툴 사용 경험<br>• 하드웨어-소프트웨어 협업 및 디버깅 경험</p><h2>우대사항</h2><p>• 엣지 컴퓨팅 시스템 설계 및 구현 (C/C++) 경험 혹은 관련 논문 실적<br>• HLS를 활용한 고성능 연산 최적화 경험 (신호 처리, 연산 가속기 성능개선 등)<br>• FPGA 및 프로세서 통합 테스트 환경 구축 경험<br>• 저전력 FPGA 설계 및 성능 개선 경험<br>• 팀 협업 및 프로젝트 관리 능력</p><h2>혜택 및 복지</h2><p>• 08시~10시 자율 시차출퇴근제<br>• 중식비 별도 지급(일 11,000원)<br>• 생산성, 자기성장 지원(교육, 도서, 세미나 등)<br>• 신규입사자 여름방학 3일 지급<br>• 전직원 연말 겨울방학(크리스마스~신정 연휴) 지급</p>
