DFT DV Engineer

담당업무

• DFX 설계 및 SSN, EDT, ATPG 등 DFX 기능 개발·구현

• DFX 아키텍처·설계팀 및 SoC 팀과 DFX 요구사항 조율 및 기능 검증

• 복잡한 SoC ASIC 또는 IP 서브시스템의 DFT 기능 설계 플로우 구현·배포

• Scan·ATPG 패턴과 테스트 플로우 개발, 디버그, 테스트 및 특성화

• 게이트 레벨 시뮬레이션을 활용한 SSN·Scan 아키텍처 검증

• TAP/JTAG 관련 DV 기능 검증 및 테스트 패턴 검증

• SystemVerilog 기반 테스트벤치 통합

• DFX 엔드투엔드 플로우 개발 및 자동화

• Perl, Python, TCL 기반 확장 가능한 DFX 스크립트·플로우 개발

• IJTAG 인프라를 활용한 SSN 구성, ICL 모델 작성 및 PDL 명령 개발

• RTL·게이트 넷리스트에서 계측 정보를 기술하고 IP 레벨 PDL 명령을 최상위 레벨로 리타기팅

• RTL 품질 점검 및 Lint 기반 검증

• 글로벌 팀과 협업하며 문제 해결 및 기술 커뮤니케이션

자격요건

• ASIC DFX 경험 및 SSN 아키텍처 이해

• EDT 아키텍처와 타일·SoC 단위 ATPG 경험

• 커스텀 ICL 및 PDL 작성 역량

• Scan 하드웨어 압축, 고장 메커니즘 및 디버그 프로세스 이해

• IJTAG, IEEE 1687, ICL 추출 및 PDL 리타기팅 경험

• EDT, SSN, SSH 아키텍처와 TestKompress 사용 경험

• 복잡한 SoC의 DFX 아키텍처, 시뮬레이션 및 검증 플로우 경험

• Spyglass 등 RTL 품질 점검 도구·방법론 경험

• 게이트 레벨 시뮬레이션, Scan 아키텍처 및 패턴 검증 경험

• DFX 구현을 위한 자동화 설계 플로우 개발 경험

• Perl, Python, TCL 중 하나 이상의 스크립팅 도구 전문성

• 강한 디버깅 및 스크립팅 역량

• 문제 해결 능력과 글로벌 협업 역량

우대사항

• 전기·전자공학 또는 컴퓨터공학 분야 석사 학위

• C/C++ 기반 검증 경험

• SystemVerilog·UVM 테스트벤치 개발 경험

마감기한

상시채용