High Speed IO Validation Engineer

주요업무

• 차세대 AI 칩 에코시스템 내 주요 고속 인터페이스의 기능 무결성, 성능 및 규격 준수 보장

• 고속 인터페이스(SerDes PHY, HBM3E/DDR, 고속 클로킹 네트워크)의 브링업, 전기적 특성 분석 및 기능 검증 주도

• 산업 표준 인터페이스에 대한 규격 준수 및 상호 운용성 테스트 수행

• 오실로스코프, BERT, VNA 등 전문 장비를 활용한 지터 분석, 아이 다이어그램 분석 및 시스템 레벨 마진 분석

• ASIC, SI, 펌웨어 팀과 협업하여 복잡한 IO 문제 디버깅 및 성능 저하 원인 분석

• 테스트 계획서, 검증 보고서 및 기술 문서 작성

자격요건

• 5년 이상의 고속 IO 검증, 전기적 특성 분석 및 시스템 디버깅 실무 경험

• 멀티 Gbps 속도(100 Gbps/lane SerDes, HBM/DDR 등) 인터페이스 관련 숙련도

• TX 이퀄라이제이션 튜닝, 수신기 적응 및 지터 마진 최적화 등 SerDes PHY 성능 검증 경험

• 실시간/샘플링 오실로스코프, 벡터 네트워크 분석기(VNA), 시간 영역 반사계(TDR) 등 고속 테스트 장비 운용 및 자동화 숙련도

• 물리 계층 아키텍처, 이퀄라이제이션 기술(CTLE, DFE, FFE) 및 고속 프로토콜(PCIe, CXL, Ethernet)에 대한 깊은 이해

• 펌웨어/드라이버 아키텍처와 하드웨어 시스템 간의 상호작용에 대한 이해

전형절차

1. 서류전형

2. 온라인 인터뷰

3. 온사이트 인터뷰

4. 컬처핏 인터뷰

5. 처우 협의

6. 최종 합격

참고사항

• 지원서 내용 중 허위사실이 있는 경우 합격 취소 가능

• 법령상 자격 미달 시 채용 제한 가능

• 보훈 대상자 및 장애인 차별 없음

• 경력 및 경험에 따라 담당 업무 범위 변경 가능

마감기한

채용시 마감