Design Verification Engineer

담당업무

• 복잡한 설계 IP 검증 계획 수립 및 아키텍처·설계 엔지니어와 테스트 시나리오 도출

• SystemVerilog와 UVM 기반 제약 랜덤 검증 환경 구축 및 개선

• SVA와 상용 포멀 검증 도구를 활용한 설계 검증

• UVM 또는 C/C++ 기반 테스트 개발

• 테스트 실패 분석 및 디버깅, 설계자와 기능적으로 정확한 설계 구현

• 자극과 코너 케이스에 대한 기능 커버리지 정의 및 테이프아웃 요건 충족을 위한 커버리지 클로징

• 아키텍처·설계·검증·펌웨어 등 부서 간 협업을 통한 제품 개발

• 칩 브링업 및 테스트 펌웨어 작성

• 새로운 방법론과 도구를 통한 검증 효율 개선

필요 역량

• IP·서브시스템·SoC의 전체 주기 프리실리콘 검증 경험

• 포멀 검증 방법론 활용 경험

• Python, Ruby 또는 Perl 등 스크립팅 언어 사용 경험

• 실리콘 칩 및 컴퓨터 아키텍처 이해

• 검증 원리, 테스트벤치 및 자극 생성에 대한 심층 지식

• SV-UVM/C 기반 IP·SoC 레벨 테스트 작성 및 디버깅 경험

• Assembly, 스타트업 코드 및 링커 스크립트 경험

• 소프트웨어 개발용 Makefile 작성 경험

• Microsoft Cloud Background Check 및 수출통제 정보 접근 자격 심사 통과

보상

• 미국 기준 연봉 USD 102,100~202,200

• 샌프란시스코 베이 지역 및 뉴욕시 광역권 기준 연봉 USD 133,800~219,200

• 일부 직무의 복리후생 및 기타 보상 대상 가능

조직 가치

• 고객 중심

• 적응력

• 협업

• 성장 마인드셋

• 성과 창출

• 영향력 확대

• 판단력

• 다양성과 포용

마감기한

채용시 마감