Design Verification Engineer

담당업무

• 아키텍처 및 설계 엔지니어와 협업해 복잡한 IP 검증 계획 및 테스트 시나리오 수립

• SystemVerilog와 UVM 기반 제약 랜덤 검증 환경 구축·개선 또는 SVA와 형식 검증 도구를 활용한 설계 검증

• UVM 또는 C/C++ 기반 테스트 작성

• 설계 엔지니어와 테스트 실패 분석 및 디버깅

• 기능 커버리지와 자극·코너 케이스 작성, 검증 공백 해소 및 테이프아웃 요구사항 충족

• 아키텍처·설계·검증·펌웨어 팀과 협업해 제품 개발

• 칩 bring-up 활동 참여 및 타 팀 지원용 테스트 펌웨어 작성

• 새로운 방법론과 도구를 활용해 검증 효율 개선

우대사항

• IP·서브시스템·SoC의 프리실리콘 검증 전 과정 경험

• SystemVerilog-UVM 또는 C 기반 IP·SoC 테스트 작성 및 디버깅 경험

• 검증 원칙, 테스트벤치 및 자극 생성에 대한 심화 지식

• 실리콘 칩 또는 컴퓨터 아키텍처 이해

• Python, Ruby 또는 Perl 등 스크립트 언어 사용 경험

• 형식 검증 방법 사용 경험

• 어셈블리, 시작 코드 및 링커 스크립트 경험

• 소프트웨어 개발용 Makefile 작성 경험

보상

• 미국 기본급 연 USD 102,100~202,200

• 샌프란시스코 베이 지역 및 뉴욕시 대도시권 기본급 연 USD 133,800~219,200

• 일부 직무는 복리후생 및 기타 보상 대상 가능

근무환경

• 고객 중심, 적응력, 협업, 성장 마인드셋, 결과 창출, 영향력 있는 기여, 판단력, 다양성과 포용의 가치 강조

기타 자격요건

• 입사 또는 직무 이동 시 Microsoft Cloud Background Check 통과 및 이후 2년마다 재심사

• 수출 통제 대상 정보 접근 자격 확인을 위해 시민권 또는 미국 거주·보호 신분 증명 필요

• 유효한 여권으로 시민권 확인; 해당하는 경우 영주권자·난민·망명자는 기타 서류로 신분 확인 가능

마감기한

채용시 마감